Il convertitore ad approssimazioni successiva
Lo schema circuitale è riportato in figura 17. Il funzionamento si basa sull’utilizzo di un particolare circuito sequenziale denominato SAR (Suc-cessive Approximation Register). Questo dispositivo genera una parola di codice che viene corretta, dopo il confronto tra il campione Vi da convertire e la tensione VDAC in uscita dal DAC, fino a quando la differen-za risulta minore di un valore fissato.
Figura 17.
Il principio della conversione può essere illustrato con l’esempio della pesatura di una massa incognita. Sia abbiano a disposizione masse di valori:
dove m1 è la metà della portata massima, mentre il valore minore è legato all’incertezza desiderata.. si pone sul piatto m1: se la massa incognita m risulta maggiore, allora si aggiunge:
Se
si
inserisce 
.
Se
si
toglie e
si inserisce .
Si procede in questo modo fino all’ultimo valore a disposizione. In pratica ad ogni tentativo si inserisce un nuovo peso (di valore pari alla metà di quello precedente) mantenendo anche quello di prima soltanto se nella misura precedente la massa incognita risulta maggiore.
La parola di codice viene modificata dal circuito SAR con lo stesso principio. La prima parola generata è formata da tutti zero tranne il bit più significativo che vale 1.
Prendiamo l’esempio di un ADC a 4
bit. Si parte da 1000. Se la tensione VDAC in uscita dal DAC
è minore di Vi, il SAR mantiene il MSB e porta a 1 quello
successivo generando la seguente parola 1100 (se
il
MSB torna a 0 e la parola fornita è 0100).
Se dal secondo tentativo risulta
che la nuova tensione in uscita dal DAC (VDAC) è tale che
il
secondo bit è mantenuto alto (torna a 0 se
)
e viene a questo punto generata la parola 1110 (o 1010) portando a 1 il
terzo bit.
Se dal terzo tentativo
il
terzo bit è mantenuto alto (torna a 0 se
)
ed il quarto bit viene messo a 1.
Al quarto confronto se la tensione in uscita dal convertitore D/A è minore di Vi l’ultimo bit rimane alto, in casso contrario torna a 0.
Abbiamo così determinato i quattro bit che formano la parola di codice. La parola binaria è stata generata dopo 4 tentativi, in generale per un convertitore a n bit sono necessari n confronti. Dunque se ogni operazione è scandita da un clock con periodo Tck il tempo di conversione di un convertitore ad approssimazioni successive a n bit vale Ts = nTck.
Rispetto agli altri convertitori a reazione il tempo di conversione è costante (indipendente dal campione) e molto minore.
Per la risoluzione percentuale di questo ADC vale l’espressione generale già vista:
Questa soluzione risulta la più diffusa tra i componenti ADC commerciali. Gli integrati disponibili sono numerosi e risultano adatti a convertire se-gnali provenienti da trasduttori oltre ad essere compatibili con i micro-processori.
Vediamo alcuni integrati disponibili.
Nell’esempio del grafico di figura 18 viene mostrato come avviene la gene-razione della parola di codice nel caso di 4 bit.
Figura 18.